【本网讯】近日，通信工程学院功率IC课题组在功率半导体器件领域高影响力学术期刊《IEEE Transactions on Electron Devices》（中科院分区工程技术大类SCI二区)发表了题名“Optimized Dynamic Ron with p-Type Buried Layer Bridge in 700 V Triple RESURF nLDMOS”的学术论文。通信工程学院毛焜老师为论文的第一作者兼通讯作者。

文章首先发现了一种在高压模拟IC应用中易被忽视而对功率损耗有较大影响的机制：即高压LDMOS存在动态阻抗较大的问题。随后研究了这种机制的物理机理，推导了其解析模型。接着提出通过在器件中架设分段p型桥的方法来减少动态导通电阻。最后通过实验结果验证了器件结构和理论分析。该器件集成于高压BCD工艺，成功应用到工程实践中，量产了大量产品，广泛应用于LED驱动、AC-DC电源管理芯片中。

期刊信息：《IEEE Transactions on Electron Devices》, 2017, 64(8):3287-3292

相关图片：

器件结构图

LDMOS开启和关断时间实验结果